[nastava:2004] - pitanje iz Arhitekture Racunara (2.god) by "Boris Petrovic" <fraud@eunet.yu>

Da li neko ima, ili, verovatnije, zna nekoga ko ima predavanja za AR iz 2002/2003 skolske godine? 
(Sada su uveli novi tip pitanja, pa mi treba za jednu mladju srodnu dusu)

Ili mozda neko zna odgovor na zatamnjen tekst:

2.(25) Posmatra se jednoadresni procesor koji je povezan sa memorijom i ulazno/izlaznim uredajima  (kontrolerom periferije PER i kontrolerom za direktan pristup memoriji DMA) preko asinhrone magistrale. Adresni prostor je kapaciteta 128MB, a adresabilna jedinica je 16-bitna rec (W). Ulazno/izlazni adresni prostor je memorijski mapiran tako da zauzima najviših 16MW adresnog prostora. DMA kontroler je pridružen ulaznoj periferiji PER. Registri DMA kontrolera zauzimaju najviše adrese ulazno/izlaznog adresnog prostora. 
a)   (10) Nacrtati vremenski oblik svih relevantnih signala na magistrali racunara  i signala izmedu procesora i DMA kontrolera, od trenutka kada procesor odobrava zahtev za prekidom, do završetka tog ciklusa na magistrali.
b)  (15) Nacrtati internu strukturu DMA kontrolera periferije i vezu kontrolera sa sistemskom magistralom.


--------------------------------------------------------------------------------


2.(25) Posmatra se dvoadresni procesor koji je povezan sa memorijom i ulazno/izlaznim uredajima preko asinhrone magistrale sa 26 adresnih i 16 linija za podatke. Adresibilna jedinica je 16-bitna rec (W), a ulazno/izlazni i memorijski adresni prostori su razdvojeni. Pri adresiranju ulazno/izlaznih uredaja relevantno je samo nižih 16 linija adresne magistrale. Najviših 16MB memorijskog adresnog prostora je rezervisano za ROM memoriju. Procesor poseduje 80MB fizicke RAM memorije koja zauzima najniže adrese adresnog prostora rezervisanog za RAM i 4MW fizicke ROM memorije koja zauzima najviše adrese prostora rezervisanog za ROM memoriju.

b)(15) DMA kontroler je povezan sa sistemom opisanim u prethodnoj tacki i obavlja prenos podataka tipa memorija-memorija u ciklus-po-ciklus režimu. Nacrtati vremenske oblike svih relevantnih signala na magistrali tokom obrade jednog podatka.
c) (5) Navesti sve bitne registre DMA kontrolera iz tacke b i naznaciti njihovu dužinu.
---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
2.(25) Posmatra se jednoadresni procesor koji je povezan sa memorijom i ulazno/izlaznim uredajima  (kontrolerom periferije PER i kontrolerom za direktan pristup memoriji DMA) preko asinhrone magistrale. Adresni prostor je kapaciteta 128MB, a adresabilna jedinica je 16-bitna rec (W). Ulazno/izlazni adresni prostor je memorijski mapiran tako da zauzima najviših 16MW adresnog prostora. DMA kontroler je pridružen ulaznoj periferiji PER. 

a)  (10) Nacrtati vremenski oblik i oznaciti širinu svih relevantnih signala na magistrali racunara  pri upisu jedne reci od strane DMA kontrolera.
b)  (15) Nacrtati internu strukturu upravljacke jedinice procesora mikroprogramske realizacije.