[vlsi-nastava:2003] - U vezi domaceg... by "Zeljko Nemes" <znemesh@yubc.net>

1.  Da li u 2. zadatku treba unositi neka kasnjenja pri prostiranju signala ili raditi kao da je idealno?
2.  Kako da postupamo kada nastupi greska (citanje iz praznog FIFO-a ili pisanje u pun), da
     javljamo preko ERR_O ili samo upisemo u statusni registar? 
3.  Da li nam je ostavljeno da resimo povezivanje na neku zajednicku magistralu kako mi odlucimo
     (tj. recimo preko MUX-a ili preko trostatickih bafera)?
4.  U 1. zadatku izlazni trostaticki baferi uvek daju neke gliceve (tj. nekoliko nanosec. sve logicke 
     jedinice, pa onda sve dodje na normalu), da li to moze da se izbegne?

5.  Da li ce na teorijskom delu ispita biti pitanja iz knjiga "Uvod u projektovanje racunarskih sistema"
     i "Projektovanje i arhitektura RISC procesora"  i gde bi mogle da se nadju (mozda i neka pomoc
     u vezi mogucih oblasti iz istih  :)    )? 

                                                                                                                Pozdrav!