[vlsi-nastava:2004] - RE: warning u Sinplify-ju by "Gvozden Marinkovic" <mgvozden@eunet.yu>

Kako to mislite? Prilikom realizacije state masine koristite
nabrojiv tip podataka. 

Izgleda da pokusavate da upotrebite State Machine editor u AVHDL-u.
Preporucujem da masine uradite rucno, jer je ovo ipak vezba, i na 
taj nacin cete najbolje razumeti sta se dogadja.

Pozdrav

Gvozden


-----Original Message-----
From: FDI [mailto:ljubad@beotel.yu] 
Sent: Tuesday, January 06, 2004 10:38 AM
To: vlsi-nastava@titan.etf.bg.ac.yu
Subject: Re: [vlsi-nastava] warning u Sinplify-ju


Da li u state mashini mogu da definisem ili deklarisem tip podatka? Ako
mogu, kako?

Kako se uklapa vise modula u jednu celinu?

David

-----------------------------------------------------------------
Informacije vezane za predmet Racunarski VLSI sistemi:
   http://titan.etf.bg.ac.yu/~gvozden/vlsi
-----------------------------------------------------------------
unsubscribe:
   minimalist@titan.etf.bg.ac.yu?subject=unsubscribe%20vlsi-nastava
-----------------------------------------------------------------