[vlsi-nastava:2004] - Re: Test-bench (pitanje za asistenta, a do tada i za studente-dobronamjernike) ... by Marija Stojsavljevic <gemini@verat.net>

> 1. sta je tacno uslov da se prodje test:
>     - gledaju se dijagrami stanja signala ili je
>     - test-bench isprogramiran tako da moze da odluci da li je nas dizajn
> tacan

Neko ko je malo vicniji kodiranju testbench-eva, odnosno kodiranju VHDL 
kodova uopste, moze da napravi testbench koji ce sam da proverava i 
rezultate simulacije. U okviru testbench-a mogu se realizovati procedure 
koje se zovu check-eri cija je namena da 'pokupe' rezultate simulacije sa 
izlaza uredjaja koji se testira i uporede ih sa ocekivanim rezultatima. 
Kada bih ja pisala taj testbench kojim ce biti testirani svi domaci zadaci, 
verovatno bih se odlucila za tu opciju da ne bih gubila oci po waveform-ima...

> 2. otkud se vodi takt?

Takt se drajvuje iz procesa testbench-a, pretpostavljam da ce njegova 
brzina biti programabilna. Jedan od rezultata sinteze je i maksimalna 
ucestanost takta, vredelo bi obratiti paznju na ovaj podatak kako se ona ne 
bi premasila prilikom simulacije.

> 3. Kojom se brzinom salju test podaci na Rx signal?

To se takodje drajvuje iz testbench-a...

Suma sumarum: verujem da ovi moji odgovori generalno mogu da ti pomognu, 
ali tebe verovatno zanima sta bi predmetni asistent odgovorio na njih, jer 
on pise testbench :)
U svakom slucaju, savet je da iskodirate uredjaj tako da radi i da ga 
zaista istestirate za sve slucajeve. Ako bude radio kod vas, radice i kod 
asistenta, kakav god testbench da napise.
Jedino sto imam da dodam je da bi bilo lepo da se unapred dogovorite o 
broju i imenovanju pinova, sto bi vama sluzilo kao hint za realizaciju, a 
njemu olaksalo kodiranje testbench-a,

Pozdrav,
Marija


> ----- Original Message -----
> From: "Marija Stojsavljevic" <gemini@verat.net>
> To: <vlsi-nastava@titan.etf.bg.ac.yu>
> Sent: Sunday, January 04, 2004 1:00 PM
> Subject: Re: [vlsi-nastava] Test-bench (pitanje za asistenta, a do tada i za
> studente-dobronamjernike) ...
>
>
> >
> > >
> > >Sta sve pokriva test-bench? Tj, mozete li opisati strukturu test-bench-a
> > >(koja mu je funkcija, na koje portove se kaci, ...) i sta ocekujete od
> > >naseg RS232 porta da treba da ispuni, kako bi prosao test.
> >
> > Testbench treba da pokrije sve test slucajeve: serijski i blokovski upis.
> > Da bi se to postiglo, potrebno je iz njega drajvovati sve signale koji
> cine
> > interfejs prema okruzenju. Sa jedne strane, to ce biti WB signali, a sa
> > druge Tx i Rx. U principu, testbench se pravi tako da se iz njega drajvuju
> > svi signali sa top entiteta.
> >
> > Pozdrav,
> > Marija
> >
> > -----------------------------------------------------------------
> > Informacije vezane za predmet Racunarski VLSI sistemi:
> >    http://titan.etf.bg.ac.yu/~gvozden/vlsi
> > -----------------------------------------------------------------
> > unsubscribe:
> >    minimalist@titan.etf.bg.ac.yu?subject=unsubscribe%20vlsi-nastava
> > -----------------------------------------------------------------
> >
>
> -----------------------------------------------------------------
> Informacije vezane za predmet Racunarski VLSI sistemi:
>    http://titan.etf.bg.ac.yu/~gvozden/vlsi
> -----------------------------------------------------------------
> unsubscribe:
>    minimalist@titan.etf.bg.ac.yu?subject=unsubscribe%20vlsi-nastava
> -----------------------------------------------------------------