[vlsi-nastava:2004] - Pitanja by <atza@tesla.rcub.bg.ac.yu>

Hristos se rodi!

Kako uredjaj treba da reaguje na situaciju kada je zapocet upis bloka
podataka, a zatim se za vreme upisa na WE liniji signal promeni u signal
za citanje? Da li da:
a) prijavi gresku,
b) da nastavi sa citanjem ili
c) da ode u stanje IDLE?
Da li mozemo da ocekujemo da se na test-benchu koji ce biti na odbrani
pojave ovakve (i slicne) situacije tj. da ce se proveravati i reakcija
porta na krsenje protokola?

Za interfejs  pretpostavljam da se osim zadatih (0, 4, 8, 9 i 10) 
pojavljuju i neke druge adrese, tako da se u tom slucaju ne radi nista
(interfejs ne prijavljuje gresku i port ostaje u stanju idle)?

Da li moze da se pretpostavi da receiver prima podatke za sve vreme dok je
receive bit u control registru postavljen na 1 i dok receive fifo nije
pun, tj. da je nezavisan od onoga sto se prima ili je neophodno da reaguje
na Rx ulaz?

Da li je u redu pretpostavka da su Rx i Tx prikaceni na 2 zice tj. da je
moguce da su biti u control registru za transmit i receive istovremeno dve
jedinice?

>>3. Äà ëè ïîñòî¼è ìîãóžíîñò äà óðåà¼ ðàäè íà ¼åäíîì òàêòó, à çàòèì
>>îäëó÷è äà ïðåå íà äðóãè
>>    ó òîêó ðàäà, øòî ¼å ïî ìåíè ðåàëàí ñëó÷༠?!

>...to nije realan slucaj jer vi ne ekstraktujete takt iz prijemnog
>signala. (kada kacite neki uredjaj na
>ser port, npr. modem, morate da kazete na kojoj brzini radi zar ne?)

Da li ovo onda znaci da je prvi podatak koji ce stici od test-bencha posle
reseta uvek delitelj ucestanosti? Da li se u suprotnom prijavljuje greska
u protokolu?

Pozdrav,
Aca