[vlsi-nastava:2005] - Re: Symplify problem by Srdjan Zivojinovic <zevs@tesla.rcub.bg.ac.yu>

On Mon, 24 Jan 2005 19:28:04 +0100, you wrote:

>Synplify mi prijavljuje gresku da neki signal ne moze da se upisuje i na rastucu i na opadajucu ivicu takta?! Kaze da je to asinhroni upis ne-konstantnog podatka. Zna li neko u cemu je problem, ili to bas tako mora? Uopste mi nije logicno zasto se to zabranjuje...
Problem je u tome sto imas da se raguje i na rastucu i na opadajucu ivicu takta. Znas li koliko je
komplikovano da se realizuje takva logika.
Seti se impulsne i digitalne i kako se ralizuju kola koja reaguju na ivicu takta.
Promeni dizajn (znam da ti se ovakav odgovor nece svideti) i neces imati problema.


Saljem vam link sa koga moze da se skine arhiva mailing liste iz vlsi-ja (nisam mogao ranije, guzva
oko ispita). Pokusao sam da izbacim sve nebitne poruke. 
Pogledajte pitanja koja se ticu sinteze (mogu vam koristiti).
http://tesla.rcub.bg.ac.yu/~zevs/vlsi-mailing.zip