[vlsi-nastava:2005] - izvestaji, dijagrami i prezentacija testbench? za asistenta by "Aleksandar Milutinovic" <aca.mil@galeb.etf.bg.ac.yu>

POnavljam pitanje.Treba da zavrsim dokumentaciju, a ne znam sta je potrebno.
----- Original Message -----
From: "Aleksandar Milutinovic" <aca.mil@galeb.etf.bg.ac.yu>
To: <vlsi-nastava@titan.etf.bg.ac.yu>
Sent: Thursday, January 27, 2005 3:50 AM
Subject: [vlsi-nastava] izvestaji, dijagrami i prezentacija testbench? za
asistenta


> 1. Koje sve izvestaje je potrebno priloziti  u dokumentaciji vezano za
> sintezu i implemetaciju?
>
> 2. Moji testbenchevi ne koriste fajlove ni za ulaz ni za ispis. Slika koja
> se salje je redukovanih dimenzija (20 x10) tako da se lako moze utvrditi
> rezultat simulacije vizuelno, na osnovu waveforma. Na waveformu se uvek
vidi
> koji je sempl i linija, dakle pregledno je.
> Da li je ipak neohodno da se rezultati upisuju u fajl kao izvestaj ?
>
> Pozdrav,
> Sale
>
> -----------------------------------------------------------------
> Informacije vezane za predmet Racunarski VLSI sistemi:
>    http://titan.etf.bg.ac.yu/~gvozden/vlsi
> -----------------------------------------------------------------
> unsubscribe:
>    minimalist@titan.etf.bg.ac.yu?subject=unsubscribe%20vlsi-nastava
> -----------------------------------------------------------------
>