Re: Pitanje za domaci (TxE bit)
Ja sam ovo oko TxE bita shvatio kao moj imenjak: TxE u
SR jeste kopija TxE bita iz CR-a, mada nisam siguran
koliko je ovo prakticno jer CR sadrzi dozvole i/ili
zabrane postavljene od strane mastera, a SR govori o
statusu sistema i informacije iz njega se salju
eventualno masteru, AKO(!) se to trazi u specifikaciji
zadatka. TxE u SR bi trebalo da govori da je
transmiter u fazi slanja a ne da ima dozvolu za
slanje, ALI!!! ja ne znam sta bi bilo kad bi bilo -
meni u projektnom zadatku postoje dva bita koja imaju
isto ime, razumna pretpostavka jeste da je jedan
kopija drugog (npr ako master "zaboravi" ili arbiter
zeli da proveri da li je MT jedinica, tj slave, dobila
dozvolu za slanje, onda bi se ocitavalo bas to polje u
SR-u, ali nikakvo slanje informacija iz slave-a sem
full/empty nije precizirano u projektnom zadatku pa
mislim da ne treba izmisljati toplu vodu i raditi sto
niko nije trazio). Dakle SR(0)<=CR(0) i gotovo!
Inace, i ja sam prosirio na slican nacin stausni
registar bitima koji govore o STATUSU mnozaca i
STATUSU transmitera. Iz SR-a se ocitavaju polja
fifo_full i fifo_empty i vode na tag linije. Ostala
polja se ne koriste! Eto mesta za jos jednu razumnu
pretpostavku (posto to nije precizirano u projektnom
zadatku) da se ti biti salju na ostale tag linije ili
ostaviti buducim pokolenjima koja ce upgrade-ovati vas
sistem da iskoriste te bite ako im za nesto zatrebaju!
Ja sam ispostovao specifikaciju zadatka i ostavio
buducim pokolenjima. :)
Pozdrav,
Nikola
--- Nikola Skundric <nikola116@gmail.com> wrote:
> A moze i da se posmatra ovako: Tx 1 u kontrolnom
> registru znaci dozvolu od
> mastera da nas Unit pocne sa slanjem, a da je Tx u
> statusnom registru samo
> kopija tog kontrolnog bita.
> Zasto? Zato sto kontrolni registar ne moze da se
> cita (tj. ne bi smeo) sa
> strane mastera, dok statusni registar i sluzi samo
> da bi se sa njega
> ocitavalo stanje jedinice (preko adrese 09h).
> Tako se to barem radi u realnoj izvedbi, statusni
> registri sluze za
> ocitavanje stanja, a kontrolni za zadavanje naredbi.
> (Premda tu vec ima
> redundansa, jer se fifo_e i fifo_f stalno salju
> preko tag signala masteru --
> sto i mora da bi on znao kada da prestane da filuje
> uredjaj podacima u
> recimo buffer write rezimu).
> Za stanje transmit jedinice (salje/slobodna) sam
> barem ja uveo interni
> signal tx_idle.
>
> Naravno da nije nikakav problem uraditi ovako ili
> onako (preveze se par
> signala), ali bi mogla recimo Tanja da nam kaze sta
> je imala na umu (premda
> to nista bitno ne menja u celoj koncepciji, pa cak
> ni u stanjima na
> ulazu/izlazu)
>
> n.
>
>
> On 2/1/06, Zeljko Nase <ZNase@sezampro.yu> wrote:
> >
> > Tx na 1 u kontrolnom registru oznacava da je
> transmiter dobio dozvolu za
> > rad i
> > moze da uzme sledeci podatak (ako ga ima i on je
> spreman), a Tx u
> > statusnom
> > registru se postavlja na 1 kada je zavrseno sa
> slanjem i ceka se sledeci
> > podatak
> > koji ce se slati.
> >
> > Poz
> > ZNase Co.
> >
> >
> > 2/1/06 7:58:17 AM, "Kristijan" <kristijans@ptt.yu>
> wrote:
> >
> > >
> > >
> > > From: "Kristijan" <kristijans@ptt.yu>
> > >
> > > Date: Wed, 1 Feb 2006 07:58:17 +0100
> > > To: <vlsi-nastava@titan.etf.bg.ac.yu>
> > > Subject:[vlsi-nastava] Pitanje za domaci (TxE
> bit)
> > >
> > >
> > >
> > > Zasto se TxE bit nalazi i u statusnom i u
> kontrolnom registru, a da li
> > je to
> > > ustvari jedan te isti bit ili razliciti biti
> koji su greskom isto
> > nazvani?
> > > Ako su razliciti biti (sto je meni logicno)
> onda:
> > >
> > > TxE u control registru sluzi za pokretanje nase
> Multiply&Transmit
> > jedinice
> > > (master ga postavlja na 1 kada zeli da pokrene
> M&T jedinicu), a da TxE
> > u
> > > status registru postavljeno na 1 znaci da nasa
> M&T jedinica na Tx
> > izlazu
> > > salje bitove.
> > >
> > > Ako su isti biti onda:
> > > TxE u control i status registru postavljeno na
> 1 znaci da nasa M&T
> > jedinica
> > > na Tx izlazu salje bitove.
> > >
> > > Pozdrav Kristijan
> >
> >
>
-----------------------------------------------------------------
> > Informacije vezane za predmet Racunarski VLSI
> sistemi:
> > http://titan.etf.bg.ac.yu/~gvozden/vlsi
> >
>
-----------------------------------------------------------------
> > unsubscribe:
> >
>
minimalist@titan.etf.bg.ac.yu?subject=unsubscribe%20vlsi-nastava
> >
>
-----------------------------------------------------------------
> >
> >
>
__________________________________________________
Do You Yahoo!?
Tired of spam? Yahoo! Mail has the best spam protection around
http://mail.yahoo.com
SR jeste kopija TxE bita iz CR-a, mada nisam siguran
koliko je ovo prakticno jer CR sadrzi dozvole i/ili
zabrane postavljene od strane mastera, a SR govori o
statusu sistema i informacije iz njega se salju
eventualno masteru, AKO(!) se to trazi u specifikaciji
zadatka. TxE u SR bi trebalo da govori da je
transmiter u fazi slanja a ne da ima dozvolu za
slanje, ALI!!! ja ne znam sta bi bilo kad bi bilo -
meni u projektnom zadatku postoje dva bita koja imaju
isto ime, razumna pretpostavka jeste da je jedan
kopija drugog (npr ako master "zaboravi" ili arbiter
zeli da proveri da li je MT jedinica, tj slave, dobila
dozvolu za slanje, onda bi se ocitavalo bas to polje u
SR-u, ali nikakvo slanje informacija iz slave-a sem
full/empty nije precizirano u projektnom zadatku pa
mislim da ne treba izmisljati toplu vodu i raditi sto
niko nije trazio). Dakle SR(0)<=CR(0) i gotovo!
Inace, i ja sam prosirio na slican nacin stausni
registar bitima koji govore o STATUSU mnozaca i
STATUSU transmitera. Iz SR-a se ocitavaju polja
fifo_full i fifo_empty i vode na tag linije. Ostala
polja se ne koriste! Eto mesta za jos jednu razumnu
pretpostavku (posto to nije precizirano u projektnom
zadatku) da se ti biti salju na ostale tag linije ili
ostaviti buducim pokolenjima koja ce upgrade-ovati vas
sistem da iskoriste te bite ako im za nesto zatrebaju!
Ja sam ispostovao specifikaciju zadatka i ostavio
buducim pokolenjima. :)
Pozdrav,
Nikola
--- Nikola Skundric <nikola116@gmail.com> wrote:
> A moze i da se posmatra ovako: Tx 1 u kontrolnom
> registru znaci dozvolu od
> mastera da nas Unit pocne sa slanjem, a da je Tx u
> statusnom registru samo
> kopija tog kontrolnog bita.
> Zasto? Zato sto kontrolni registar ne moze da se
> cita (tj. ne bi smeo) sa
> strane mastera, dok statusni registar i sluzi samo
> da bi se sa njega
> ocitavalo stanje jedinice (preko adrese 09h).
> Tako se to barem radi u realnoj izvedbi, statusni
> registri sluze za
> ocitavanje stanja, a kontrolni za zadavanje naredbi.
> (Premda tu vec ima
> redundansa, jer se fifo_e i fifo_f stalno salju
> preko tag signala masteru --
> sto i mora da bi on znao kada da prestane da filuje
> uredjaj podacima u
> recimo buffer write rezimu).
> Za stanje transmit jedinice (salje/slobodna) sam
> barem ja uveo interni
> signal tx_idle.
>
> Naravno da nije nikakav problem uraditi ovako ili
> onako (preveze se par
> signala), ali bi mogla recimo Tanja da nam kaze sta
> je imala na umu (premda
> to nista bitno ne menja u celoj koncepciji, pa cak
> ni u stanjima na
> ulazu/izlazu)
>
> n.
>
>
> On 2/1/06, Zeljko Nase <ZNase@sezampro.yu> wrote:
> >
> > Tx na 1 u kontrolnom registru oznacava da je
> transmiter dobio dozvolu za
> > rad i
> > moze da uzme sledeci podatak (ako ga ima i on je
> spreman), a Tx u
> > statusnom
> > registru se postavlja na 1 kada je zavrseno sa
> slanjem i ceka se sledeci
> > podatak
> > koji ce se slati.
> >
> > Poz
> > ZNase Co.
> >
> >
> > 2/1/06 7:58:17 AM, "Kristijan" <kristijans@ptt.yu>
> wrote:
> >
> > >
> > >
> > > From: "Kristijan" <kristijans@ptt.yu>
> > >
> > > Date: Wed, 1 Feb 2006 07:58:17 +0100
> > > To: <vlsi-nastava@titan.etf.bg.ac.yu>
> > > Subject:[vlsi-nastava] Pitanje za domaci (TxE
> bit)
> > >
> > >
> > >
> > > Zasto se TxE bit nalazi i u statusnom i u
> kontrolnom registru, a da li
> > je to
> > > ustvari jedan te isti bit ili razliciti biti
> koji su greskom isto
> > nazvani?
> > > Ako su razliciti biti (sto je meni logicno)
> onda:
> > >
> > > TxE u control registru sluzi za pokretanje nase
> Multiply&Transmit
> > jedinice
> > > (master ga postavlja na 1 kada zeli da pokrene
> M&T jedinicu), a da TxE
> > u
> > > status registru postavljeno na 1 znaci da nasa
> M&T jedinica na Tx
> > izlazu
> > > salje bitove.
> > >
> > > Ako su isti biti onda:
> > > TxE u control i status registru postavljeno na
> 1 znaci da nasa M&T
> > jedinica
> > > na Tx izlazu salje bitove.
> > >
> > > Pozdrav Kristijan
> >
> >
>
-----------------------------------------------------------------
> > Informacije vezane za predmet Racunarski VLSI
> sistemi:
> > http://titan.etf.bg.ac.yu/~gvozden/vlsi
> >
>
-----------------------------------------------------------------
> > unsubscribe:
> >
>
minimalist@titan.etf.bg.ac.yu?subject=unsubscribe%20vlsi-nastava
> >
>
-----------------------------------------------------------------
> >
> >
>
__________________________________________________
Do You Yahoo!?
Tired of spam? Yahoo! Mail has the best spam protection around
http://mail.yahoo.com
- References:
- Re: Pitanje za domaci (TxE bit)
- From: Nikola Skundric <nikola116@gmail.com>
- Re: Pitanje za domaci (TxE bit)
Previous by date: Izvini pogresna adresa
Next by date: Re: Sta sve treba da stampamo?
Previous by thread: Re: Pitanje za domaci (TxE bit) Next by thread: Sta sve treba da stampamo?
Previous by thread: Re: Pitanje za domaci (TxE bit) Next by thread: Sta sve treba da stampamo?