[vlsi-nastava:2006] - Re: Sintetisanje by "Ivica B" <ibogosavljevic@gmail.com>

Ja pokusavam da se setim onog sto je asistent pokazivao na vezbama, mozda cu
pogresiti jer ovo kazem - on je objasnjavao svoj domaci i kada je pokazao
kako izgleda taj model sintetisan, on uopste nije mogao da udje u fifo
memoriju (koja je realizovana ka proces). izgleda da samo strukturalni
elementi mogu da se sintetisu.

On 12/12/06, Emil Varga <emvar.lime@gmail.com> wrote:
> Dobro pitanje! Ako pravimo behavioral arhitekturu sa svim mogucnostima
> jezika VHDL to bi trebalo da moze da se sintetise. Inace je zaludno
> imati i dozvoljavati te elemente u jeziku. (npr. petlja bez koje ne bih
> uradio 10% ovoga sto sam uradio do sad, koja bi bila alternativa?
> hardkoding bit po bit ?!)
>
> Ako postoje stvari koje se ne mogu koristiti bolje neka nam neko kaze
> sto pre.
>
> Emil
>
> Ivica B wrote:
> > Jedno pitanje: koje vrste arhitektura mogu da se sintetisu i pod kojim
> > uslovima? Sta ako nas kod ne moze da se sintetise?
> >
> > Ivica
> > ------------------------------------------------------------------------
> >
> > -----------------------------------------------------------------
> > unsubscribe:
> >    minimalist@rti.etf.bg.ac.yu?subject=unsubscribe%20vlsi-nastava
> > -----------------------------------------------------------------
> >
>
>
>
> -----------------------------------------------------------------
> unsubscribe:
>    minimalist@rti.etf.bg.ac.yu?subject=unsubscribe%20vlsi-nastava
> -----------------------------------------------------------------