[vlsi-nastava:2007] - Paradox o5 by "Bratislav Stojanovic" <bstojanovic@sbb.co.yu>

--Writing--

write: process(we)

begin

if rising_edge(we) then

                        data(conv_integer(W_addr)) <= Data_In;

            end if;

end process write;

 

we <= '0'; W_addr <= X"00"; Data_In <= X"12345678"; wait for 20 ns;

we <= '1'; wait for 20 ns;

 

Ovako izgleda deo ram memorije i test bench-a. I sada kada pokrenem
simulaciju, proces se pokrene ali se dodela vrednosti signalu ne izvrshi
uopshte!

tj. data(0) ostane nepromenjen. Ja mora da sam blesav, kad ne vidim zashto.