Synplify PRO problemcic
Izgleda da mi Synplify Pro ne reaguje na komande?
Program se upali .. ubacim neki VHDL fajl .. ili projekat iz AHDL-a .. i na
sta god da kliknem ( synthesis, compile, syn. check, save ) .. nista se ne
desava?
Tj, .. ispisuje mi dole u "log"-u " %project - run synthesis ", no nema ama
bas nikakvog efekta..
Iskreno, nisam jos ni pokusavao to raspetljati.. mozda je i sitnica u
pitanju - pa ako neko zna ista oko ovoga i ako je voljan pomoci, bio bih mu
zahvalan ;)
Program se upali .. ubacim neki VHDL fajl .. ili projekat iz AHDL-a .. i na
sta god da kliknem ( synthesis, compile, syn. check, save ) .. nista se ne
desava?
Tj, .. ispisuje mi dole u "log"-u " %project - run synthesis ", no nema ama
bas nikakvog efekta..
Iskreno, nisam jos ni pokusavao to raspetljati.. mozda je i sitnica u
pitanju - pa ako neko zna ista oko ovoga i ako je voljan pomoci, bio bih mu
zahvalan ;)
- Follow-Ups:
- Re: Synplify PRO problemcic
- From: "Ivica B" <ibogosavljevic@gmail.com>
- Re: Synplify PRO problemcic
Previous by date: Re: Za one koji se nisu prijavili za odbranu a zele da brane projekat
Next by date: Re: Prijava za odbranu projekta iz VLSI-a
Previous by thread: Re: Za one koji se nisu prijavili za odbranu a zele da brane projekat Next by thread: Re: Synplify PRO problemcic
Previous by thread: Re: Za one koji se nisu prijavili za odbranu a zele da brane projekat Next by thread: Re: Synplify PRO problemcic