[vlsi-nastava:2007] - Pitanje za Asistenta (ili nekog ko zna) by "Stanislav Vuckovic" <stanislav_vuckovic@vektor.net>

Zanima me sledece, zar ne bi bilo logicnije u semi 
Registarske memorije -
istovremeni upis i citanje,
da se umesto NI kola koristi neko NE kolo + trostaticki bafer ciji bi en signal dolazio takodje sa dekodera za adrese za citanje!
Ovako, da se izrazim u VHDL fazonu nije bas najjasnije koji izlaz iz NI kola je drajver signala koji se vodi na ulaz D flip - flopa za izlaz,
Onako kako je kapiram svi izlazi NI kola su 1, osim jednog koji je 0 ili 1, (ako je neka adresa na ulazu dekodera), pa nije jasno koji se u stvari signal nalazi na toj liniji!

E, sad ja mozda nesto pogresno kapiram,...
U svakom slucaju ako neko zna odgovor neka napise nesto!