[vlsi-nastava:2007] - konzolni write u VHDL i sinteza by "Aleksandar Crnjin" <acrnjin@gmail.com>

Postovani,

na raznim mestima u projektu koristim write, hwrite, writeline... funkcije
iskljucivo u svrhu lakseg testiranja.
Naravno, one nisu sintezabilne i Synplify pravi gresku vec kod deklaracije
promenljive kao line,
ono sto bih hteo da pitam jeste da li postoji neki "pametniji" nacin da se
ovakav kod ipak sintetise (a da se ti iskazi ignorisu)
malcice je zamorno stalno ih komentarisati i dekomentarisati :(

Aleksandar Crnjin, 00/17