[vlsi-nastava:2008] - Re: wait by "Sasa Vitorovic" <savitor85@gmail.com>

Pozdrav,

Odgovori su dole.
  ----- Original Message ----- 
  From: Ivan Lukic 
  To: vlsi-nastava@rti.etf.bg.ac.yu 
  Sent: Thursday, January 24, 2008 6:06 AM
  Subject: [vlsi-nastava] wait


  Ovako,citajuci knjiu The Designer's Guide to VHDL naisao sam na nejasnocu koja se tice wait naredbe.
  Na strani 118. pise da naredba wait on a,b; suspenduje proces i da se proces izvrsava od begin, 
  kad se neki od signala a,b promeni (ova naredba je na kraju procesa). 

  Posto je wait na kraju, efekat je isti kao da smo prvo izvrsili naredbu end pa odmah presli na pocetak. Primeti da process koji nema sensitivity list se neprestano izvrsava od begin do end.

  Dalje na strani 124., gde je objasnjen primer sa figure 5-9, pise da procesi suspenduju na  wait until 
  iskazima.U tom primeru je objasnjeno da procesi (cpu i memory) nastavljaju da se izvrsavaju od 
  wait until iskaza "na dole", dakle ne od begin. 
  Ono sto mene interesuje je sta odredjuje kada ce proces da nastavi izvrsavanje od wait iskaza, a kad 
  od begiin?
  Da li je to pozicija u procesu (na kraju, u sredini ...),  ili ima veze sa until ili for delom wait naredbe? 

  Unapred hvala
  Ivan Lukic 



------------------------------------------------------------------------------


  -----------------------------------------------------------------
  unsubscribe:
     minimalist@rti.etf.bg.ac.yu?subject=unsubscribe%20vlsi-nastava
  -----------------------------------------------------------------