[vlsi-nastava:2009] - Re: test_bench by Sasa Stojanovic <stojsasa@yahoo.com>

Morate znati napraviti i onaj u VHDL-u, (prilozite jedan manji), a ostalo mozete i kroz dijagrame. Ono sto bi bilo dobro jeste da u testu napravite da se izvrsi nesto smisleno, tako da se moze provjeriti samokrajnji rezultat rada.

Pozdrav,
Sasa

--- On Sun, 1/25/09, Miroslav Slavkovic <apophys@sezampro.yu> wrote:
From: Miroslav Slavkovic <apophys@sezampro.yu>
Subject: [vlsi-nastava] test_bench
To: vlsi-nastava@rti.etf.bg.ac.yu
Date: Sunday, January 25, 2009, 10:51 PM

U tekstu projekta pise "napraviti testbench za testiranje...".
Da li se misli na testbench napisan u VHDL-u?
I da li se moze umesto njega u projektu priloziti Waveform/Vector fajlovi
(*.vwf) (koji ce naravno pokriti sve aspekte ponasanja procesora)?

Pozdrav
Miroslav



-----------------------------------------------------------------
unsubscribe:
  minimalist@rti.etf.bg.ac.yu?subject=unsubscribe%20vlsi-nastava
-----------------------------------------------------------------