[vlsi-nastava:2003] - Upomoc! Ocajan sam! by "Stojiljkovic Predrag" <lordps@tesla.rcub.bg.ac.yu>

     Imam OOOOGROMAN problem sa VHDL -om. Svaku komponentu sam testirao ponaosob, i svaka radi kako valja. Medjutim, kad ih ubacim u sistem i odradim simulaciju, dobijam brdo suludiih signala. Vise od pola signala je nedefinisano! Cak mi ni izlazi iz najobicnijeg registra nisu dobri iako su ulazi OK. Skontao sam da ima nekakve veze sa tim kojim su redosledom deklarisani signali i neke veze sa onim 'downto' i 'to', ali nemam pojma kako da resim problem. Pomagajte ako Boga znate.
                Pedja