«« ( Date ) »» // «« ( Thread ) »» // vlsi-nastava - 2003

(opet) wishbone

by Marija Stojsavljevic
četvrtak, 19. jun 2003 - 13:35.

Ako vam nije dosta glupih pitanja, evo jos jednog...

Imamo dva FIFO reda: na ulazu i na izlazu. U prvi se podaci uspisuju
spolja, a u drugi iz poslednjeg stepena pipeline-a. Koliko se meni cini,
to znaci da, kada se postavi signal za upis, sigurno se ne odnosi na
izlazni FIFO i ne moram to uopste da uzimam u obzir? Meni je mozak
jednostavno stao oko ovoga...

Pozdrav,
Marija