[vlsi-nastava:2004] - RE: warning u Sinplify-ju by <atza@tesla.rcub.bg.ac.yu>

Hvala na izuzetno brzom odgovoru!!!

Bio bih Vam veoma zahvalan za jos par komentara. Nadam se da nije problem O:)

>> Feedback mux created for signal emptysig. Did you forget
>> the set/reset assignment for this signal?

>Nekad generise feedback mux npr. ukoliko se signal menja i sinhrono (na
>takt) i
>asinhrono (koristeci set/reset)

Da li ovo moze da prouzrokuje probleme? Da li je regularna mogucnost ili
se uzima u obzir prilikom bodovanja domaceg, pa bi trebalo prepraviti?

>> clock on register transmitready is tied to a constant

> ovo je vec zabrinjavajuce. izgleda kao da ti transmiter uvek spreman za
> slanje ...

Ovo mi je najmanje jasno jer je deo koda za koji se dobije gornje
upozorenje i ujedno jedini deo koda gde se spominje transmiterReady
sledeci:

	    if (rising_edge(enable)) then
			transmiterReady<='1';
                               ...
		elsif (falling_edge(enable)) then
			transmiterReady<='0';
                               ...
		end if;

>> Ono sto Sinplify predlaze obicno nema neke vidljive veze sa kodom.

>pa ne bih se bas slozio. Postoje dve varijante seme, prva nakon
>kompilacije, a zatim
>nakon optimizacije. U prvom slucaju hijerarhija mora odgovarati vasoj iz
>koda.
>Pazljivim posmatranjem mozete videti da itekako ima veze sa kodom ...

Moj previd. Sve je OK.

Hvala jos jednom.

Pozdrav,
Aca

>Pozdrav
>
>Gvozden

-----------------------------------------------------------------
Informacije vezane za predmet Racunarski VLSI sistemi:
   http://titan.etf.bg.ac.yu/~gvozden/vlsi
-----------------------------------------------------------------
unsubscribe:
   minimalist@titan.etf.bg.ac.yu?subject=unsubscribe%20vlsi-nastava
-----------------------------------------------------------------