[vlsi-nastava:2004] - RE: warning u Sinplify-ju by "Gvozden Marinkovic" <mgvozden@eunet.yu>

> Latch generated from process for signal empty, probably 
> caused by a missing assignment in an if or case stmt

Ovde si hteo da realizujes neku kombinacionu logiku, koristeci verovatno
if ili case
ali se u ne dodeljuje vrednost signalu u svim granama ...

> Feedback mux created for signal emptysig. Did you forget 
> the set/reset assignment for this signal?

Ako si zaboravio da postavis vrednost nekog registra na pocetku (nema
reset).
Nekad generise feedback mux npr. ukoliko se signal menja i sinhrono (na
takt) i 
asinhrono (koristeci set/reset)

> Trying to extract state machine for register korak

Ovo nije greska, jednostavno pokusava da shvati kako izgleda state
masina

> clock on register transmitready is tied to a constant

ovo je vec zabrinjavajuce. izgleda kao da ti transmiter uvek spreman za
slanje ...

> Ono sto Sinplify predlaze obicno nema neke vidljive veze sa kodom.

pa ne bih se bas slozio. Postoje dve varijante seme, prva nakon
kompilacije, a zatim
nakon optimizacije. U prvom slucaju hijerarhija mora odgovarati vasoj iz
koda.
Pazljivim posmatranjem mozete videti da itekako ima veze sa kodom ...

Pozdrav

Gvozden