«« ( Date ) »» // «« ( Thread ) »» // vlsi-nastava - 2004

Re: Re: problem sa sintezom

by Vlada
utorak, 20. januar 2004 - 02:30.

> U principu treba da izbegavate procese u kojima reagujete
> na ivicu dva signala (u ovom konkretnom slucaju RxE i clk)

A na koji onda nacin da sinhronizujem neki asinhroni signal (recimo WR ) na
uzlaznu ivicu takta CLK ? Valjda bi trebalo da oba signala budu u
sensitivity listi.