[vlsi-nastava:2004] - RE: Wishbone interfejs i jos neka pitanja by "Gvozden Marinkovic" <mgvozden@eunet.yu>

2.U Xilinx-ovim preporukama pise da ne bi trebalo generisati interne
clock-ove zbog glitcheva i clock-skew problema.   
  vec da bi trebalo generisati podeljeni clk sa clock-om koji je
generisan pomocu DCM/DLL.
  -da li to znaci da nije ok, ako od WB_CLK uz pomoc countera, generisem
podeljeni RXCLK i TXCLK?

	Ovo je OK pristup za ono sto vam ovde treba

  -Na sta se tacno misli pod clock skew?

	Pa problem moze da nastane ako takt ne stize do svih
flip-flop-ova u isto vreme ...

  -da li moze objasnjenje sta su DCM i DLL, i kako se koriste da od njih
dobijem clk koji mi treba? Za sve : 3. Ako bih napravila posebnu
registarsku komponentu, i signal SamplingReg koji je bio definisan kao
std_logic_vector,stavila da je instanca registra, da li bi time bio
resen problem warninga: @W:"C:\My
Designs\UART\src\receiver5.vhd":43:1:43:4|Latch generated from process
for signal samplingreg(15),  probably caused by a missing assignment in
an if or case stmt 

zaboravite na to sada

4.  if SampleCnt=15 then SampleCnt<=0; next_state<=PACK;   end if;
 Pominjano je da uvek treba stavljati else, medjutim ako meni treba neki
posao da se obavi samo u slucaju da je uslov  ispunjen, da li ipak treba
da  stavim  else i  u njoj napisem samo null; ili ne , i zasto?

...zavisi od procesa. Ako treba da generise kombinacionu logiku sva
granjana moraju da budu pokrivena

najboje je da napisete ovako:

signal <= default;
if (uslov) then
	signal<= nova dodela;
end if;	

...isto u slucaju case strukture ...

5. Da li je ok ugnjezdavati CASE-ove,a ako nije da li treba kombinovati
CASe , pa unutra IF then else?

moze da bude ok, zavisi od slucaja ...

-----------------------------------------------------------------
Informacije vezane za predmet Racunarski VLSI sistemi:
   http://titan.etf.bg.ac.yu/~gvozden/vlsi
-----------------------------------------------------------------
unsubscribe:
   minimalist@titan.etf.bg.ac.yu?subject=unsubscribe%20vlsi-nastava
-----------------------------------------------------------------