[vlsi-nastava:2004] - Block Read pitanje by Radmilo Pesic <pesicr@sezampro.yu>

Da li mogu da pretpostavim da se signali STB_O, WE_O, CYC_O, SEL_O() i 
ADR_O() postavljaju dovoljno vremena pre silazne ivice signala CLK_I (misli 
se na 0. takt signala CLK_I, Wishbone specifikacija, strana 54)?

Ovo mi mnogo olaksava zivot :) a istovremeno i konstrukciju FIFO bloka koji 
treba da ispravno radi Block Read i Block Write...

Pozdrav, Rade