[vlsi-nastava:2004] - RE: Block Read pitanje by "Gvozden Marinkovic" <mgvozden@eunet.yu>

Ti signali se postavljaju na uzlaznu ivicu takta.
Na sledecu ivicu vi ih obradjujete, a master ih
obara.

Pozdrav

Gvozden


-----Original Message-----
From: Radmilo Pesic [mailto:pesicr@sezampro.yu] 
Sent: Wednesday, January 21, 2004 7:42 PM
To: vlsi-nastava@titan.etf.bg.ac.yu
Subject: [vlsi-nastava] Block Read pitanje


Da li mogu da pretpostavim da se signali STB_O, WE_O, CYC_O, SEL_O() i 
ADR_O() postavljaju dovoljno vremena pre silazne ivice signala CLK_I
(misli 
se na 0. takt signala CLK_I, Wishbone specifikacija, strana 54)?

Ovo mi mnogo olaksava zivot :) a istovremeno i konstrukciju FIFO bloka
koji 
treba da ispravno radi Block Read i Block Write...

Pozdrav, Rade

-----------------------------------------------------------------
Informacije vezane za predmet Racunarski VLSI sistemi:
   http://titan.etf.bg.ac.yu/~gvozden/vlsi
-----------------------------------------------------------------
unsubscribe:
   minimalist@titan.etf.bg.ac.yu?subject=unsubscribe%20vlsi-nastava
-----------------------------------------------------------------