[vlsi-nastava:2004] - RE: FIFO red by "Gvozden Marinkovic" <mgvozden@eunet.yu>

Pa pozeljno je kao single clock, sa dodatnom logikom koja
iz bafera prepisuje podatak u fifo.

Pozdrav

Gvozden

-----Original Message-----
From: M. Obradovic [mailto:obradov@afrodita.rcub.bg.ac.yu] 
Sent: Thursday, January 22, 2004 7:44 AM
To: vlsi-nastava@titan.etf.bg.ac.yu
Subject: [vlsi-nastava] FIFO red


Da li FIFO red treba da realizujemo kao single-clock ili kao dual-clock?
U slucaju dual-clocka nije mi bas jasna sinhrozacija i o cemu sve treba
da se vodi racuna. Molila bih ako moze neko detaljnije obrazlozenje o
tome. Pozdrav,
           Marija

-----------------------------------------------------------------
Informacije vezane za predmet Racunarski VLSI sistemi:
   http://titan.etf.bg.ac.yu/~gvozden/vlsi
-----------------------------------------------------------------
unsubscribe:
   minimalist@titan.etf.bg.ac.yu?subject=unsubscribe%20vlsi-nastava
-----------------------------------------------------------------