[vlsi-nastava:2004] - Re: Error??? by "Prijic Aleksandar" <aleksap@galeb.etf.bg.ac.yu>

Hvala Marija!

Ispetljao sam se tako sto sam stavio default dodelu za signal ispred if-a u
kome se taj signal postavlja. U simulatoru sve radi dobro, sintetizator ne
prijavljuje greske ali daje sledeca upozorenja:

@W:"C:\Fakultet\VLSI\Domaci\SerijskiPort\src\receiver.vhd":58:5:58:6|Reset/S
et on register state is tied to a constant
@W:"C:\Fakultet\VLSI\Domaci\SerijskiPort\src\receiver.vhd":58:5:58:6|Reset/S
et on register state is tied to a constant

Na prvi pogled mi je ovo izgledalo ozbiljno, ali kao sto rekoh u simulaciji
radi dobro...

buff:process(rst,rx_clk,rx_clk_x16) is
   begin
    if (rst='1') then
     obf<='0';
    else
     obf<='0';       <<<<<<<<<
     if (state=STOP and rising_edge(rx_clk_x16)) then
      obf<='1';
       end if;
     if (rx_en='1' and rising_edge(rx_clk)) then
      obf<='0';
     end if;
    end if;
   end process buff;

Pozdrav!

Aleksa.


-----Original Message-----
From: Marija Stojsavljevic <gemini@verat.net>
To: vlsi-nastava@titan.etf.bg.ac.yu <vlsi-nastava@titan.etf.bg.ac.yu>
Date: Monday, January 26, 2004 8:27
Subject: Re: [vlsi-nastava] Error???


>
>>
@N:"C:\Fakultet\VLSI\Domaci\SerijskiPort\src\receiver.vhd":23:13:23:14|Using
>> onehot encoding for type states (idle="10000")
>
>... ovo je ok. Samo te obavestava da koristi onehot kodiranje stanja za
>FSM, pocevsi od idle="10000" (ostala stanja kodirao je sa "01000",
>"00100",...,"00001").
>
>>
@W:"C:\Fakultet\VLSI\Domaci\SerijskiPort\src\receiver.vhd":176:4:176:5|Feedb
>> ack mux created for signal obf. Did you forget the set/reset assignment
>> for
>> this signal?
>
>...ovo moze da se desi kada neki izlazni signal nema dodelu u slucaju rst.
>Ako si stavio za rst = '1' (ili '0', zavisi sta je aktivna vrednost) samo
>NextState <= idle, onda u stanju idle treba da budu postavljeni svi
>izlazni signali. Ako si  makar jednom izlaznom signalu dodelio rst
>vrednost, moras svima (ali onda u slucaju da imas i NextState <= idle ne
>smes u idle da imas dodele vrednosti signalima).
>Uh, nadam se da sam ovo napisala tako da bude jasno :)
>
>>
@E:"C:\Fakultet\VLSI\Domaci\SerijskiPort\src\receiver.vhd":176:4:176:5|Can't
>> find control signal for obf
>
>... ovo je povezano sa prethodnim, znaci kreirao je mux kako bi mogla da
>se selektuje vrednost za obf, ali sada ne moze da nadje medju tvojim
>signalima signal koji bi mogao da drajvuje taj mux.
>
>Nadam se da je ovo bilo od pomoci.
>
>Medjutim, nije 100% sigurno da je uzrok warning-a ovo sto sam napisala.
>Mnogo bi mi bilo lakse da vidim kod. Zato bi bilo dobro da probas da
>uneses ove izmene, pa da javis na listu da li je greska bila u tome ili ne
>(zbog drugih kolega, da znaju).
>
>Pozdrav,
>Marija
>
>-----------------------------------------------------------------
>Informacije vezane za predmet Racunarski VLSI sistemi:
>   http://titan.etf.bg.ac.yu/~gvozden/vlsi
>-----------------------------------------------------------------
>unsubscribe:
>   minimalist@titan.etf.bg.ac.yu?subject=unsubscribe%20vlsi-nastava
>-----------------------------------------------------------------
>