[vlsi-nastava:2004] - Re: TestBench ?! by "Ana Balevic" <taucet@eunet.yu>

> NAPOMENA 2: svi portovi su 32-bitni sa 8-bitnom granularnoscu (cak i
> CLK_div); dakle morate da prilagodjavate na koji segment DAT magistrale
cete
> staviti/ocitati podatak

Kako sad 32bitni, pa zar nije receno 16bita?

> NAPOMENA 4: djelitelj se zadaje da djeli f(WB_CLK) na f(serijski takt), a
ne
> na 16*f(serijski takt)

Da li je ovo obazvezno/ili pozeljno? Kod mene bi trebao da deli na 16xBR