[vlsi-nastava:2004] - Synplify 7.0 by idugic@verat.net

Imam problema sa sintezom koristeci Synplify 7.0 - prijavljuje mi greske
tipa:

* Referenced variable cs is not in sensitivity list *

za signale koje ispitujem u okviru procesa, a nisu u okviru sensitivity
liste, ili na primer:

* Right argument must evaluate to a constant integer power of 2 *

za naredbe tipa: front <= (front + 1) mod size;

ili mi prijavljuje da atribut active nije aplikativan na odredjenom
signalu...

VHDL kod mi uredno prolazi Active-HDL kompajler, simulacije rade, da li
neko moze da pomogne!?


Unapred hvala, Ivan