[vlsi-nastava:2004] - Re: Mul finished i overflow by Danica Popovic <danica.p@sezampro.yu>

Po WB specifikaciji postoji signal ERR_O  koji postavlja SLAVE
i oznacava da slave prekida ciklus na magistr. usled pojave greske...
... mislim da ti to nece biti problem da uzmes  u obzir.

Pozdrav

Vladeta wrote:

> E da za ovo, to nam mora reci asistent, jer da bi ti nekome poslao
> err, taj neki master treba znati sta da radi sa time, a to nije
> specifirano postavkom da treba da se realizuje. Valjda ce nam asistent
> tu malo pomoci...Pozdrav,
> Vladeta      shica@sbb.co.yu
>
>      ----- Original Message -----
>      From: A.P.
>      To: vlsi-nastava@titan.etf.bg.ac.yu
>      Sent: Saturday, April 17, 2004 2:06 PM
>      Subject: Re: [vlsi-nastava] Mul finished i overflow
>       Ja sam stavio WBS_ERR_O u slucaju overfolow-a ACC-a.
>
>           -----Original Message-----
>           From: Vladeta [mailto:shica@sbb.co.yu]
>           Sent: 17. april 2004 13:57
>           To: Vlsi
>           Subject: [vlsi-nastava] Mul finished i overflow
>
>           Po nekakvoj logici mulFinished se postavlja kada
>           je fifo empty i kada je rezultat spreman u
>           akumulatoru, sto nije isto kada sto i fifo_empty.
>           Mene samo buni sta da se radi kada se prepuni
>           akumulator. Ja sam stavio u statusnom registru jos
>           jedan bit overflow. Nadam se da je to dovoljno,
>           ili mozda treba da se napravi i port wbs_err_o
>           ?Pozdrav,
>           Vladeta      shica@sbb.co.yu
>