[vlsi-nastava:2004] - Re: pitanje: ne-Wishbone signali? nastavak by Gvozden Marinkovic <mgvozden@eunet.yu>

Ovde postoje dve mogucnosti. Da napravite logiku koja deli sistemski clk 
na zeljenu vrednost ili da dovedete spoljni takt. S tim sto ako dovedete 
spoljni takt morate voditi racuna o sinhronizaciji upisa i citanja (jer 
imate logiku koja radi na dva razlicita takta)

Pozdrav

Gvozden

jelena wrote:

> Posto moj uredjaj podrzava i rad sa nesistemskim clk-om, kako da clk0
> definisem u Wishbone-u? Da li je i to ne-Wishbone-signal posto moze da
> se dovodi spolja?
>
>
> pozdrav,
> Jelena
>
> p.s. malo mi je nejasno, jer moze da radi i sa sistemskim i sa
> nesistemskim clock-om...
>
> p.p.s. malo vise mi je nejasno jer ih imam 3 (CLK0, CLK1, CLK2)
> pa jos svi mogu na razlicite clock-ove....
>
> -----------------------------------------------------------------
> Informacije vezane za predmet Racunarski VLSI sistemi:
>   http://titan.etf.bg.ac.yu/~gvozden/vlsi
> -----------------------------------------------------------------
> unsubscribe:
>   minimalist@titan.etf.bg.ac.yu?subject=unsubscribe%20vlsi-nastava
> -----------------------------------------------------------------
>
>
>