[vlsi-nastava:2005] - Re: AHDL problem by Gvozden Marinkovic <mgvozden@EUnet.yu>

Vladimir Skrbic wrote:
> Da li se i drugima desavaju cudne stvari u Active HDL-u 6.2, narocito kod
> simulacija? Izaberem novi dizajn i napravim nesto, npr SR flip flop, i tu
> simulacija radi sve kako treba. Onda napravim sitne funkcionalne izmene i
> promenim imena portova u J i K umesto S i R, ali nikako ne mogu da ih onda
> ubacim u simulator. Opet kompajliram, ali mi u waveformu nudi samo stara
> imena signala???

...isprazni biblioteku, kada promenis interfejs.

> Drugo pitanje, da li uopste treba Verilog za domaci?

...ne.

Pozdrav

Gvozden