[vlsi-nastava:2005] - Re: Implementacija by "Marija Stojsavljevic" <gemini@verat.net>

Moje (skromno) misljenje je da ovaj design stvarno ne moze da stane ni u
jedan Spartan II cip.

Ako za svaki vremenski slot treba da budu rezervisana po 2 bloka od po
256B => 2*32*256B = 2*32*256*8b = 128Kb, a najveci (xc2s200) Spartan II
ima 56Kb rezervisanih za BRAM. Ishod se ne menja ni ako se RAM
implementira bez koriscenja BRAM (potrebno je ~2 puta vise CLBs nego sto
ih ima u najvecem cipu: 1 CLB = 2 FF).

Predlazem da se izabere neka manja dimenzija blokova za vremenske slotove,
i to bar 4 puta manja (64B po bloku).

Pozdrav,
Marija

> Pokusaj implementacije Xilinx ISE-om rezultuje porukom:
> Design is to large.Sta raditi?
> Ljiljana