[vlsi-nastava:2006] - Re: problem CLK_(I/O) by Vladimir Kovacevic <vladak@madnet.co.yu>

Da nisi mozda iz nekog drugog procesa vrsio dodelu signalu CLK_O, zbog 
cega bi nastao takav konflikt?

Imam i pitanje. U vezi ove funkcije o kojoj ste raspravljali, koja 
formira kombinacionu mrezu da dobijanje CRC-a. Nije mi jasna uloga 
njenog drugog argumenta(CRC).
Ako bi neko mogao to da pojasni.

Pozdrav

Vlada

Ivica B wrote:

> Imam jedan problem: uredjaj ima ulaz CLK_I i izlaz CLK_O. Ako napisem 
> u arhitekturi (ali van procesa) CLK_O <= CLK_I dobijam da: ako je 
> CLK_I = 0, onda je i CLK_O = 0, ali ako je CLK_I = 1, onda je CLK_O = 
> X !!?!! Pomoc, molim vas!
>
> ------------------------------------------------------------------------
>
> -----------------------------------------------------------------
> unsubscribe:
>   minimalist@rti.etf.bg.ac.yu?subject=unsubscribe%20vlsi-nastava
> -----------------------------------------------------------------
>