[vlsi-nastava:2006] - Re: problem by Marko Skocic <markos84@verat.net>

> Imam jedan problem: uredjaj ima ulaz CLK_I i izlaz CLK_O. Ako napisem u arhitekturi (ali van procesa) CLK_O <= CLK_I dobijam da: ako je CLK_I =
> 0, onda je i CLK_O = 0, ali ako je CLK_I = 1, onda je CLK_O = X !!?!! Pomoc, molim vas!

X znaci da je signal nekako dobio dve razlicite vrednosti u tom trenutku.
Pogledaj da ti se negde unutar nekog procesa nije slucajno provukla dodela direktno signalu CLK_O?

-- 
Pozdrav,
 Marko                          e-mail: markos84@verat.net