[vlsi-nastava:2007] - Projektovanje resursa by "Sasa Vitorovic" <savitor85@gmail.com>

Pozdrav svima,

Imam par pitanja:

1)Kod carry save addera, mislim da bi svaki carry izlaz trebalo da bude pomeren za jedno mesto ulevo. To sam probao i na primerima. Na primerima u materijalima to je negde prikazano negde nije. Ako nisam u pravu, voleo bih da mi neko objasni pravilo.

Takodje, na prvom slajdu koji se tice CSA, mislim da nedostaje jedno kolo za zicu koja bi isla od prenosa sabiraca skroz gore levo ka sabiracu koji je skorz dole levo.

2)Kod barrel pomeraca-VHDL, slajd #2/6, zbog cega array_of_vectors ide od 0 do depth-2? Zbog cega se ne ide od 0 do depth-1?

3)Na slajdu Barel pomerac, izgled celije u prvom redu, zbog cega stoji
data_in((width+hor)mod width)? 

Po meni, forumla bi trebalo da bude:
((1+hor)mod width)
jer se nalazimo u prvom redu.

Opsta formula bi bila:
((tekuci_red+hor)mod width)



Sledeca pitanja se odnose na Wishbone:
4)Primer Wishbone porta, slajd #3/7:
Zbog cega su dodele signalima ACK_O,DAT_O,PRT_O van procesa?

Pozdrav,
       Sasa Vitorovic