[vlsi-nastava:2008] - Re: clock na control word register by "Ivan Lukić" <ivan.lukic83@gmail.com>

E da jel moze malo preciznije uputstvo kako do  tog fajla na kraju maila.
I jos jedno pitanje(odnosi se na mod 0).
Sta ukoliko procesor posalje u brojac neku kontrolnu rec (nazovimo je cw1),
i neku vrednost u brojac koja treba da se odbrojava do nule (opet neka je
cnt1),
a zatim ne cekajuci da se zavrsi odbrojavanje opet posalje taj par u reci u
brojac
dakle (cw1,cnt1)?
Da li onda mi treba da sacekamo da brojac odbroji do nule, i onda ponovi to
sve jos
jednom ili da ignorisemo ovo sto je poslao cpu?Po meni trebalo bi ignorisati
ovaj slucaj
jer bi to onda znacilo da moramo da pamtimo beskonacno mnogo zahteva i da
svaki od njih
opsluzujemo.Realno trebao bi mi beskonacan bafer za to. :)
isto sta se desava ako brojac odbroji do 0 i onda CPU posalje u brojac
(cw1,cnt1)?
Da li tad  treba ponovo krenuti sa odbrojavanjem?
Moja je pretpostavka da treba,a sta bi drugi ljudi rekli to me interesuje.

pozdrav

2008/1/20 <milmiljo@drenik.net>:

>
>  Evo, da probam jednom ja tebi da pomognem, a ne samo da koristim
> tvoje odgovore...
>  Ne trebaju ti drugi spoljasnji signali takta, mozes sam u nekim
> komponentama postavljati izlazne portove na 0 i 1, vezivati ih na neke
> ulazne portove druge komponente(entiteta) i u toj drugoj komponenti
> staviti da proces reaguje na taj ulazni port.
>  Npr, mi smo u rw logici (koja se budi na clk) uveli 1 izlazni port
> primi koji po potrebi stavljamo na 1 i koji ide u cw registar, a cw
> registar se budi na ulazni port koji je vezan na taj port primi.
> Naravno, bice potrebna i neka ack signalizacija u suprotnom smeru kako
> bi rw logika znala da treba da spusti izlazni port na 0 (da bi i
> sledece postavljanje na 1 napravilo event).
>  Inace, vrednost tog registra koji pominjes ce biti upisana za neko
> vreme koje je manje od signala takta, ali sam taj registar ce novu
> vrednost videti tek na sledeci signal takta jer ce se tek tada
> probuditi proces. Mislim da nije pametno da se kontrolna
> rec "provlaci" koraz registar, jer se gubi vreme, vec je mozda bolje
> da se Dbus linijama salje do svih komponenti kojima moze trebati, a da
> se iz cw_reg samo generise signal koji ce nekoj komponenti reci da
> primi vrednost sa ulaznog porta (koji je vezan na Dbus).
>  Video frejmer.doc fajl iz sekcije razno sa sajta je vrlo koristan,
> pogledaj.
> Pozdrav,
>  Milos Jovanovic.
>
> Quoting Sasa Vitorovic <savitor85@gmail.com>:
>
> > Pozdrav svima,
> >
> > Red je bio i da se ja malo prikljucim:)
> >
> > Interesuje me koji takt se dovodi na FFove registara? sigurno da to
> > nije clk koji dolazi na tajmer. meni bi logicno bilo da sistem
> > posalje neki takt posebno za to. Kod SDK, to je PCLK=2,45Mhz - takt
> > na kom rade sve periferije. Kad upisem nesto u registar tek na
> > sledeci signal takta se ta vrednost moze procitati iz registra.
> >
> > S druge strane, to je menjanje interfejsa 8254, sto nije dozvoljeno.
> >
> > Pozdrav,
> >        Sasa Vitorovic
>
>
>
> -----------------------------------------------------------------
> unsubscribe:
>   minimalist@rti.etf.bg.ac.yu?subject=unsubscribe%20vlsi-nastava
> -----------------------------------------------------------------
>