[vlsi-nastava:2009] - Re: Pitanje u vezi projekta by Milos Panic <milos.panic@suetf.org>

Ovaj procesor ima 16 instrukcija! Razmislite zasto!
Pozdrav,
Milos V. Panic

2009/11/7, Aleksandar Odorović <odorovic@gmail.com>:
> Ovaj procesor ima 20 instrkcija, od cega 12 ciji opkod mora biti 4 bita, i
> josh 8 ciji opkod moze biti proizvoljan. Posto ovi brojevi (plus marker da
> se radi o ne-3-adresnoj instrukciji) nisu stepen dvojke, nije ih trivijalno
> enkodirati na takav nacin da su sve vrednosti opkod polja validne.
>
> Ako nisam bio preterano jasan (a nazalost nisam) primer broja instrukcija
> koji bi doveo do nemogucnosti postojanja opkod greske je Npr. npr 15
> 3adresnih i 8dvoadresnih instrukcija. Sve nule prvog nibla oznacavaju
> dvoadresnu instrukciju, kada sledeca 3 bita takodje znace opkod, dok ostalih
> 15 vrednosti prvog nibla enkoduju 3adresne instrukcije, cime su 12
> preostalih bita operandi. Ovde za sve vrednosti prvih 7 bita instrukcije
> postoji validna instrukcija koja se moze jednoznacno dekodovati.
>
> U slucaju projekta za 2010 mi se cini da ne postoji nacin enkodovanja
> opkkodoava koje tje potpuno pokriti sve vrednosti nekog vektora bita. Jedan
> nacin da se ovo elegantno reshi je da se 3 3adresne nevalidne instrukcije
> tretiaju nao NOP, ili da se dodaju josh 3 3adresne instrukcije u
> arhitekturu.
>
> 2009/11/7 Milos Panic <milos.panic@suetf.org>
>
>> Kako na ovom procesoru da dodje do greske u kodu instrukcije? Koliko sam
>> ja
>> video, to je nemoguce...
>> Pozdrav,
>> Milos V. Panic
>>
>>
>> 2009/11/6 Sasa Stojanovic <stojsasa@yahoo.com>
>>
>>>  Ugoliko dodje do greske u kodu instrukcije, radi pojednostavljenja,
>>> smatrajte da je potrebno resetovati procesor. Moguca su i drugacija
>>> rjesenja.
>>>
>>> Pozdrav,
>>> Sasa
>>>
>>> --- On *Thu, 11/5/09, Milos Panic <milos.panic@suetf.org>* wrote:
>>>
>>>
>>> From: Milos Panic <milos.panic@suetf.org>
>>> Subject: Re: [vlsi-nastava] Pitanje u vezi projekta
>>> To: vlsi-nastava@rti.etf.rs
>>> Date: Thursday, November 5, 2009, 11:53 AM
>>>
>>>
>>> Procesor ne treba da poseduje mehanizam prekida. Rekao je asistent na
>>> vezbama. Mada, kolega, ako ste voljni, uvek mozete i to da
>>> implementirate.
>>> Pozdrav,
>>> Milos V. Panic
>>>
>>>
>>> 2009/11/5 Miljan Markovic
>>> <miljan.markovic@gmail.com<http://mc/compose?to=miljan.markovic@gmail.com>
>>> >
>>>
>>>> Imam par nejasnoća u vezi zadatka za projekat. Pitenje je za asistenta
>>>> ili bilo koga ko zna odgovor.
>>>>
>>>> -Da li procesor treba da poseduje mehanizam porekida?
>>>>
>>>> -Ako ne, da li ipak treba da poseduje mehanizam unutrašnjih prekida
>>>> usled
>>>> greške u kodu instrukcije?
>>>>
>>>> Pozadrav!
>>>>
>>>>
>>>> -----------------------------------------------------------------
>>>> unsubscribe:
>>>>   minimalist@rti.etf.rs?subject=unsubscribe%20vlsi-nastava
>>>> -----------------------------------------------------------------
>>>>
>>>>
>>>
>>> -----Inline Attachment Follows-----
>>>
>>>
>>> -----------------------------------------------------------------
>>> unsubscribe:
>>>    minimalist@rti.etf.rs <http://mc/compose?to=minimalist@rti.etf.rs>
>>> ?subject=unsubscribe%20vlsi-nastava
>>> -----------------------------------------------------------------
>>>
>>>
>>>
>>> -----------------------------------------------------------------
>>> unsubscribe:
>>>   minimalist@rti.etf.rs?subject=unsubscribe%20vlsi-nastava
>>> -----------------------------------------------------------------
>>>
>>>
>>
>> -----------------------------------------------------------------
>> unsubscribe:
>>   minimalist@rti.etf.rs?subject=unsubscribe%20vlsi-nastava
>> -----------------------------------------------------------------
>>
>>
>


-- 
Milos V. Panic