[vlsi-nastava:2009] - Projekat: ENA signal... by Miljan Markovic <miljan.markovic@gmail.com>

Pozdrav svima!

U attachmentu ove poruke je slika flip-flopa/registra na RTL nivou koju je
nacrtao Quartus-ov "RTL viewer". Ovo predstavlja osnovnu memorijsku jedinicu
(ili grupu tih jedinica) na FPGA čipu a ne neki moj entitet. Ako ne se ne
vidi slika, bitno je da jedinica ima ulazne signale D, clk i clr i izlazni
signal Q sa uobičajenim značenjem i još jedan ulazni signal - ENA.

Zanima me da li neaktivna vrednost signala ENA samo onemogućava upisivanje
novog stanja u jedinicu ili takođe onemogućava i čitanje stanja?

Dizajn radim, kao što sam već napisao, u Quartus-u, a za sintezu koristim
Cyclone II familiju uređaja.

Hvala unapred.