[vlsi-nastava:2009] - Re: Projekat: ENA signal... by Sasa Stojanovic <stojsasa@yahoo.com>

Po pravilu onemogucava samo promjenu stanja na odgovarajucu ivicu takta. Inace kada gledate kako je nesto implementirano, gledajte tehnoloski pogled a ne RTL.

Pozdrav,
Sasa

--- On Tue, 11/10/09, Miljan Markovic <miljan.markovic@gmail.com> wrote:

From: Miljan Markovic <miljan.markovic@gmail.com>
Subject: [vlsi-nastava] Projekat: ENA signal...
To: "vlsi-nastava" <vlsi-nastava@rti.etf.rs>
Date: Tuesday, November 10, 2009, 4:16 PM

Pozdrav svima!

U attachmentu ove poruke je slika flip-flopa/registra na RTL nivou koju je nacrtao Quartus-ov "RTL viewer". Ovo predstavlja osnovnu memorijsku jedinicu (ili grupu tih jedinica) na FPGA čipu a ne neki moj entitet. Ako ne se ne vidi slika, bitno je da jedinica ima ulazne signale D, clk i clr i izlazni signal Q sa uobičajenim značenjem i još jedan ulazni signal - ENA. 


Zanima me da li neaktivna vrednost signala ENA samo onemogućava upisivanje novog stanja u jedinicu ili takođe onemogućava i čitanje stanja?

Dizajn radim, kao što sam već napisao, u Quartus-u, a za sintezu koristim Cyclone II familiju uređaja.


Hvala unapred. 


-----------------------------------------------------------------
unsubscribe:
   minimalist@rti.etf.rs?subject=unsubscribe%20vlsi-nastava
-----------------------------------------------------------------