[vlsi-nastava:2003] - RE: (opet) wishbone by "Sava Topalovic" <sava.t@EUnet.yu>

Da, ja se slazem sa tobom, ne uzimaj to u obzir ...

Pozdrav,
Sava


-----Original Message-----
From: Marija Stojsavljevic [mailto:gemini@verat.net] 
Sent: 19. jun 2003 13:45
To: vlsi-nastava@titan.etf.bg.ac.yu
Subject: [vlsi-nastava] (opet) wishbone

Ako vam nije dosta glupih pitanja, evo jos jednog...

Imamo dva FIFO reda: na ulazu i na izlazu. U prvi se podaci uspisuju
spolja, a u drugi iz poslednjeg stepena pipeline-a. Koliko se meni cini,
to znaci da, kada se postavi signal za upis, sigurno se ne odnosi na
izlazni FIFO i ne moram to uopste da uzimam u obzir? Meni je mozak
jednostavno stao oko ovoga...

Pozdrav,
Marija

-----------------------------------------------------------------
Informacije vezane za predmet Racunarski VLSI sistemi:
   http://titan.etf.bg.ac.yu/~gvozden/vlsi
-----------------------------------------------------------------
unsubscribe:
   minimalist@titan.etf.bg.ac.yu?subject=unsubscribe%20vlsi-nastava
-----------------------------------------------------------------