[vlsi-nastava:2004] - Re[2]: TestBench ?! by Ana Balevic <alegria@ikomline.net>

>>> Da li je ovo obazvezno/ili pozeljno? Kod mene bi trebao da deli na 16xBR

SR> Pa, na tebi je da to sve (interno) prilagodis. Gledaj na to kao na funkcionalnu specifikacuju nekoga Project Managera (koja mozda bas nije stigla na vrijeme :)   ).

SR> Sasa


Specifikacija , kao i svi uslovi se daju na pocetku projekta, a ne na
kraju. Naknadna izmena zahteva, povlaci i jos neke izmene ;)
Komercijalni UARTI dozvoljavaju da u CLKDIV upises sta tebi
odgovara, pri cemu tacan opis treba navesti u dokumentaciji.
Gledala sam TestBench i u njemu postoji konstanta bas sa takvom
namenom deklarisana u redu 31.
 31>    constant BD_RATE_FACTOR: positive := 1;
 56>    constant DIV_KOEF       : positive := (F_WB_CLK * 1000) / (F_RX_CLK * BD_RATE_FACTOR);

Moj predlog je izmena:  constant BD_RATE_FACTOR: positive := 16;
,kao sto je i receno ranije.

Molila bih osobu koja je odgovorna za TB da da krajnji odgovor sto pre.
Ana

p.s. Zastoje TX definisan kao inout? Da li je to neka greska?

     Ranije nije receno da treba implementirati handshake kao kod
     modema,a sada su se pojavile neke linije  RTS,DTR...
                --Serijski port
                        RX        : in std_logic;
                        TX        : inout std_logic;
                        
                        OUT2, OUT1, RTS, DTR: OUT STD_LOGIC     
      koje neodoljivo podsecaju bas na to. Da li sam nesto
      propustila?!