[vlsi-nastava:2004] - Re: ... by "Sasa Rudan" <mprinc@galeb.etf.bg.ac.yu>

Slazem se sa gotovo svim sto je Vlada poslao, ali...
JA ZAISTA NI JEDAN DJELIC testbench-a nisam prepravio u svoju
korist.
Za sve ostalo vise nemam volje da reagujem.

Sasa

----- Original Message -----
From: "Vlada" <chiko@yubc.net>
To: <vlsi-nastava@titan.etf.bg.ac.yu>
Sent: Wednesday, January 28, 2004 2:14 PM
Subject: Re: [vlsi-nastava] ...


> Aleksandra ,
> stvarno nema razloga da ti branis Sasu ! Naime , osim Ivana
za koga ne mogu
> da tvrdim da jeste ili nije napao Sasu , svi ostali sa kojima
sam u kontaktu
> sve zamerke i sav bes upravo upucuju prema Gvozdenu jer su
iznervirani
> takvom neodgovornoscu i nekorektnoscu , pa cak i arogancijom
. Medjutim
> nemam ideju kako bi mi na to mogli da uticemo. Jedino sto nam
ostaje da
> pitanja upucujemo Sasi jer je on taj koji je vrsio recenziju
test bencha-a
> pa je samim tim i najvise upoznat sa njim .
> Dakle, ako u mejlovima bude nekih losih tonova ipak mislim da
oni nece biti
> licno upuceni Sasi . Ja jedino zelim da znam da sada kada
konacno zavrsim
> svoj projekat nece biti vise izmena test bench-a .
>
> Sad konkretno :
>
> 1. U svakom primeru risivera i transmitera ja sam video da se
na ulaz dovodi
> takt 16*baud rate sto je i logicno jer je vrlo tesko kasnije
mnoziti takt !
> (zato se uvek takt deli )
>
> 2.Oko sirine DAT linija : ono sto si naveo pod b) mi nije
jasno ! Ja recimo
> kazem da mi sve ide preko DAT(15..0) a Gvozden u test benche
meni posalje na
> DAT(23..16) i sta onda ?
>
> 3.Poslao sam pitanje oko naseg test bench-a ! Odgovorite mi
molim vas
> (pitanje naravno za sve ; vase misljenje) !
>
> Pozdrav
> Vlada
>
>
> ----- Original Message -----
> From: "Aleksandra Kovacevic" <ksandra@sezampro.yu>
> To: <vlsi-nastava@titan.etf.bg.ac.yu>
> Sent: 29. ?????? 2004 13:04
> Subject: [vlsi-nastava] ...
>
>
> > Drage kolege,
> >
> > Kao prvo i najvaznije (sto su izgleda neki jako mnogo
okrenuli)
> > SASA RUDAN NIJE NAPISAO TEST BENCH vec je samo dobio da ga
> > testira i kasnije da ga posalje zbog asistentove
nemogucnosti.
> > Dakle, volonterski i krajnje dobrovoljno!!! Sa vise dana
> > spavanja po svega par sati ispitujuci detaljno i pazljivo
svaku
> > liniju koda, svaku mogucnost greske i generalnost samog
> > test-bench-a.  PRI TOM POTPUNO ZAPOSTAVLJAJUCI SVE SVOJE
> > OBAVEZE I RAD SOPSTVENOG DOMACEG!!!  Mislim da ce Sasa
Rudan
> > biti jedan od retkih koji mozda nece zavrsiti 2. tacku, tj.
> > test-bench iako je sintetizovao ceo dizajn mnooooogo ranije
i
> > mnoooogo kompleksnije (mada se iskreno nadam da nece biti
tako)
> > zbog pomenutog. I sta sad vi radite (pre svega kolega Ivan
koji
> > me je licno jako razocarao i iznenadio) - ljutite se
neprestano
> > i bunite se Sasi kao da je on za to odgovoran i cak i
> > optuzujete coveka da pise (prepravlja!!!???) Test Bench za
> > svoje potrebe!!! Niko ne kaze da je Test Bench korektan,
ali ne
> > mora se to reci tako pogotovo ne osobi koja za to NIJE
ZADUZENA
> > NITI KRIVA!!!
> >
> >     Strasno nekorektno i nekolegijalno ste se postavili
> > zaboravljajuci stalno gore napomenute cinjenice i
najvazniju -
> > sve sto ste vi morali da menjate, morao je i Sasa...
> >
> >     Pozdrav svima uz najiskreniju zelju da sve stigete da
> > uskladite i zavrsite na vreme
> >
> > Sandra
> >
> >
> > ----- Original Message -----
> > From: "Ivan Milosavljevic" <ivan.mile@sezampro.yu>
> > To: <vlsi-nastava@titan.etf.bg.ac.yu>
> > Sent: Thursday, January 29, 2004 12:37 PM
> > Subject: Re: [vlsi-nastava] TestBench ?!
> >
> >
> > > >>-----Original Message-----
> > > >>From: Sasa Rudan [mailto:mprinc@galeb.etf.bg.ac.yu]
> > > >>Sent: Thursday, January 29, 2004 9:38 AM
> > > >>
> > > >>Za ovo se treba obratiti asistentu, medjutim ja mislim
da
> > niko
> > > >>nije imao losu namjeru promjene tipova portova, vec su
u
> > igri
> > > >>dvije intepretacije sirine port: a) na osnovu sirine
DATA
> > > >>magistrale i b) na osnovu sirine maksimalnog podatka
koji
> > ce
> > > >>njome biti poslan.
> > >
> > > Put do pakla je popločan najboljim namerama...
> > >
> > > >>Ako se prihvati b) tada cete vidjeti da o tome sto je
DATA
> > > >>32-bitna ne treba ni da se brinete jer to ne morate ni
> > > >>primjetiti (sve vrijeme podaci idu na DAT(15 downto 0)
> > >
> > > Ma nema problema, juče se šalje jedan test bench a danas
> > drugi, data
> > > magistrala je čas 32 bita, čas 16 ali to nema veze. Važno
da
> > niko nije
> > > izgubio silno vreme menjajući svaki dan svoj dizajn da bi
se
> > prilagodio test
> > > benchevima koje šalje student a ne asistent???? Ko nam
uopšte
> > garantuje da
> > > će se ovaj test bench pojaviti 2. februara i da u
međuvremenu
> > neće izaći još
> > > 1 (2, 3, 4...) novih???
> > >
> > > >>> p.s. Zastoje TX definisan kao inout? Da li je to neka
> > greska?
> > > >>
> > > >>>   Ranije nije receno da treba implementirati
handshake
> > kao
> > > >>kod  modema,a sada su se pojavile neke linije
RTS,DTR...
> > > >>
> > > >>Izvinjavam se za ovaj propust, potekao je od moga
dizajna
> > > >>UART-a gje sam implementirao te signale i time ih
> > propagirao u
> > > >>enkapsulirajuci entitet. Sad ih vise nema :))
> > >
> > > Ma slobodno menjaj. Nemoj se obazirati da neko možda gubi
> > dane i dane
> > > nervirajući se, menjajući dizajn i pitajući se "šta će
sutra
> > da se izmeni u
> > > specifikaciji". Liči mi na to da si se ti nekako izborio
da
> > se test bench
> > > pravi po tvom dizajnu, a to što neko možda neće stići da
> > završi domaći na
> > > vreme zbog silnih izmena i prepravki specifikacije
(veličina
> > FIFO u
> > > lokacijama, pa odjednom veličina FIFO u linijama za
> > adresiranje, magistrala
> > > 16-bitna, pa 32-bitna, pa onda nije ni važno kolika, nema
> > handshakinga, ima
> > > handshakinga, pa opet nema, tx inout pa out itd. itd.),
ma to
> > i nije
> > > bitno...
> > >
> > > Poz,
> > >     -+- I V A N -+-
> > >
> >
> -------------------------------------------------------------
> > ----
> > > Informacije vezane za predmet Racunarski VLSI sistemi:
> > >    http://titan.etf.bg.ac.yu/~gvozden/vlsi
> >
> -------------------------------------------------------------
> > ----
> > > unsubscribe:
> > >
> >
minimalist@titan.etf.bg.ac.yu?subject=unsubscribe%20vlsi-nastav
> > a
> >
> -------------------------------------------------------------
> > ----
> > >
> > >
> >
>
> -------------------------------------------------------------
----
> > Informacije vezane za predmet Racunarski VLSI sistemi:
> >    http://titan.etf.bg.ac.yu/~gvozden/vlsi
>
> -------------------------------------------------------------
----
> > unsubscribe:
> >
minimalist@titan.etf.bg.ac.yu?subject=unsubscribe%20vlsi-nastav
a
>
> -------------------------------------------------------------
----
> >
> >
>
> -------------------------------------------------------------
----
> Informacije vezane za predmet Racunarski VLSI sistemi:
>    http://titan.etf.bg.ac.yu/~gvozden/vlsi
> -------------------------------------------------------------
----
> unsubscribe:
>
minimalist@titan.etf.bg.ac.yu?subject=unsubscribe%20vlsi-nastav
a
> -------------------------------------------------------------
----
>
>